《无线电》
开博时间：2016-07-01 14:43:001955年创刊，是国内电子科普领域创刊最早、发行量最大的知名杂志，累计发行量超过3亿册，倡导科普、兴趣、实作、分享的办刊理念。
一款便携解码器的设计与制作-《无线电》2014.03
2014-03-31 16:43:54笔者曾经设计了多个解码器和耳机放大器。虽然效果都还不错，但个头都较大，不仅出差时不方便携带，而且放在电脑桌上也比较占地方。为节省空间、便于携带，笔者设计了这个小巧便携、带耳机驱动的解码器。
该解码器的特点
（1）使用电脑USB口供电，不需要额外的电源变压器，便于携带。
（2）解码器内部采用隔离DC-DC模块，把核心电路的地和USB的地相隔离。在模拟信号连接到其他设备时，避免因共地问题引入干扰。
（3） 采用单联电位器，通过软件控制音量。传统双联电位器做音量调节有几个缺点：首先，双联电位器两个通道不容易同步，特别在小音量时尤为明显。其次，双联电位器使用一段时间后，在转动时，因接触问题，通常有“沙沙”的噪声；再次，双联电位器直接接在音频信号通道上，电位器不仅自身存在热噪声，较长的音频走线还会拾取外界的干扰噪声。
这里采用的单联电位器不在音频通道上，而是连接到单片机的ADC输入端，这就克服了双联电位器带来的问题。这种调节方式也有自身的缺陷：在小音量时，THD+N、信噪比等指标可能不如使用双联电位器的设计。这可以通过选用小信号性能优异的DAC来缓解。在这方面，delta-sigma DAC相对传统多比特DAC有着先天优势。
（ 4 ） 本制作采用了德州仪器的SRC4392芯片进行时钟抖动滤除。我们知道，一副2D平面图像可以用互相垂直的x 轴、y 轴两个坐标表示。当一副图像沿x轴方向上被拉伸或压缩时，图片会产生变形。类似的，DAC输出的音频信号可以用幅度轴和时间轴来表示，当时间轴由于抖动的影响变得不均匀时，我们得到的是一个失真的声音信号。
相对于传统的多比特DAC，sigmadelta结构的DAC更容易受到时钟抖动的影响。对于高性能的DAC，在音频的高频部分，抖动经常成为限制DAC性能发挥的瓶颈。
SRC4392在做采样率转换时，采用了两个数字伺服环路：输入数字伺服环路和输出数字伺服环路。这两个数字伺服环路对抖动有优异的抑制能力。如图1所示，从中可以看出，当SRC4392的输入和输出数字伺服环路都处于slow模式时，数字伺服环路对很低频率的抖动都有良好的抑制作用，而对更高频率抖动的抑制能力更加优异。这为后面高性能DAC性能的发挥提供了保证。
（5） 模拟音频信号采用全直流耦合，而没有采用对声音影响较大的隔直电容。
电路原理与制作
图2所示为该设计的系统框图，下面按照模块逐步介绍它的原理与制作。
◆ 电源部分
图3所示是电源部分的原理图，图中IC10、IC12是DC-DC隔离电源模块。供电取自USB口的VBUS，该DC-DC模块输出电压为5V，输出最大电流为200mA。
■ 图1 SRC4392异步采样率转换数字伺服环路的频率响应开关频率实测值为120kHz。
未完。。。
全文详见《无线电》2014.03
